電流ミラー装置および方法

专利摘要:
ある実施形態で、第１のトランジスタ対および第２のトランジスタ対を含む電流ミラーを備える回路が開示される。第１のトランジスタ対は第１のトランジスタおよび第２のトランジスタを含む。第２のトランジスタ対はカスコードトランジスタを含む。この回路は、第１のトランジスタおよび第２のトランジスタの両方に結合された出力を有するオペアンプも備える。
公开号:JP2011507105A
申请号:JP2010538082
申请日:2008-12-08
公开日:2011-03-03
发明作者:ホッサイン ブイヤン，エクラム
申请人:サンディスク コーポレイション；
IPC主号:G05F3-26

专利说明:

[0001] 本発明は、一般的には電流ミラー装置と、電流ミラー装置を使用する方法とに関する。]
背景技術

[0002] 電子装置技術の発達は、動作中により少量の電力を消費するより小型の装置をもたらした。電力消費の減少は、しばしば、より小さな装置の特徴と、より低い供給電圧で動作する装置との結果である。しかし、供給電圧が低下すると、装置の動作は、しばしば、供給電圧の揺らぎに対してより敏感になる。さらに、ある装置は、異なる供給電圧で動作する回路を収容するために複数の電圧ドメインを含む。しかし、第１の電圧ドメインの回路により生成された第２の電圧ドメインのための供給電圧は、第１の電圧ドメインの供給電圧の揺らぎに対して敏感であり得る。]
[0003] 在来の電流ミラー回路は、ある低電圧アプリケーションのためには受け入れがたいかもしれない供給電圧余裕度（許容度）を必要とする。さらに、在来の電流ミラー回路の出力電流は、供給電圧に対する依存性を有する。さらに、高速の電圧揺れを伴う出力は、在来の電流ミラー回路のトランジスタの出力、ゲート、およびソースの間の結合をもたらすことがある。従って、在来の電流ミラー回路は、低電圧、高周波数の負荷を駆動するためには実用的でない。]
[0004] ある特定の実施形態では、トランジスタの第１のセットとトランジスタの第２のセットとを含む電流ミラーを備える回路が開示される。トランジスタの第１のセットの中のトランジスタのうちの少なくとも１つとトランジスタの第２のセットの中のトランジスタのうちの少なくとも１つとはカスコード構成である。この回路は、トランジスタの第１のセットに結合された第１のオペアンプも備える。この回路は、トランジスタの第２のセットに結合された第２のオペアンプも備える。]
[0005] 他の実施形態では、回路は、第１のトランジスタ対と第２のトランジスタ対とを含む電流ミラーを備える。第１のトランジスタ対は、第１のトランジスタと第２のトランジスタとを含む。第２のトランジスタ対は、カスコードトランジスタを含む。この回路は、第１のトランジスタおよび第２のトランジスタの両方に結合された出力を有する第１のオペアンプも備える。]
[0006] 他の実施形態では、回路は、トランジスタの第１のセットとトランジスタの第２のセットとを含む電流ミラーを備える。トランジスタの第２のセットの中の少なくとも１つのトランジスタは、カスコード構成に配置される。この回路は、トランジスタの第１のセットに結合された第１のオペアンプも備える。この回路は、トランジスタの第２のセットに結合された第２のオペアンプも備える。この回路は、トランジスタの第２のセットに属するトランジスタのうちの１つに結合された電流源も備える。第１のオペアンプは第１のバイアス電圧の第１の入力を有し、第２のオペアンプは第２のバイアス電圧の第１の入力を有する。トランジスタの第１のセットは供給電圧に結合される。第１のバイアス電圧は、供給電圧とは異なる。トランジスタの第２のセットに属するトランジスタのうちの第１のものは、第１のフィードバックループを確定するように第１のオペアンプへの第２の入力に結合される。トランジスタの第１のセットの中のトランジスタのうちの１つの出力は、第２のフィードバックループを確定するように第２のオペアンプに第２の入力として提供される。トランジスタの第２のセットに属するトランジスタのうちの第２のものは、出力電流を駆動する出力を有する。]
[0007] 他の実施形態では、回路装置を使用する方法が開示される。この方法は、トランジスタの第１のセットに結合された第１のオペアンプの第１の入力で第１のバイアス電圧を受け取ることを含む。この方法は、トランジスタの第２のセットに結合された第２のオペアンプの第１の入力で第２のバイアス電圧を受け取ることを含む。トランジスタの第１のセットとトランジスタの第２のセットとは電流ミラーを形成する。電流ミラーは供給電圧に結合され、第１のバイアス電圧は供給電圧とは異なる。トランジスタの第２のセットの中のトランジスタのうちの第１のものは、第１のフィードバックループを確定するように第１のオペアンプの第２の入力に結合される。トランジスタの第１のセットの中のトランジスタのうちの１つの出力は、第２のフィードバックループを確定するように第２のオペアンプに第２の入力として提供される。トランジスタの第２のセットに属するトランジスタのうちの第２のものは、電流ミラーの出力電流を駆動する出力を有する。]
[0008] 電流ミラーの実施形態により提供される１つの特別の利点は、出力電流が電圧源における変動に対して不感であるために動作が頑健であることである。他の１つの利点は、電流ミラー回路の供給電圧とは無関係である基準電圧レベルに保たれる出力電圧レベルが電圧ドメインに供給され得ることである。他の１つの利点は、低供給電圧での動作により低電力動作が可能にされることである。開示された電流ミラー回路装置は、より低い供給電圧で、より良好な出力インピーダンスを伴って、速い出力電圧の揺れに対する高められた不感性を伴って、高周波数発振器を駆動することができる。]
[0009] ここでの開示の他の態様、利点、および特徴は、次のセクション、すなわち図面の簡単な説明、発明を実施するための形態、および特許請求の範囲を含む本願全体を検討した後に明らかになるはずである。]
図面の簡単な説明

[0010] 電流ミラー装置の第１の実施形態の回路図である。
電流ミラー装置の第２の実施形態の回路図である。
電流装置を使用する方法の実施形態のフローチャートである。
電流ミラー回路を含むシステムのブロック図である。]
実施例

[0011] 図１を参照すると、回路装置１００が示されている。回路装置１００は、第１のオペアンプ１０２と第２のオペアンプ１１０とを含む。回路装置１００は、第１のトランジスタ１２２および第２のトランジスタ１３２を含むトランジスタの第１の対などの、トランジスタの第１のセットと、第３のトランジスタ１２４および第４のトランジスタ１３４を含むトランジスタの第２の対などの、トランジスタの第２のセットとを含む電流ミラーを備える。トランジスタの第２のセットの中のトランジスタのうちの少なくとも１つはカスコード構成である。例えば、トランジスタ１２４またはトランジスタ１３４あるいは両方がカスコード構成であり得る。第１のオペアンプ１０２は、第１のトランジスタ１２２および第２のトランジスタ１３２に結合されている。第１のオペアンプ１０２は、第１のバイアス電圧（Ｖｂｉａｓ１）１０４の第１の入力を有すると共に、第３のトランジスタ１２４に結合されたノード１２５から提供されるフィードバック信号に応答する第２の入力１０６を有する。] 図１
[0012] 第２のオペアンプ１１０は、第１のトランジスタ１２２に結合されたノード１２３に感応する第１の入力１１４と、第２のバイアス電圧（Ｖｂｉａｓ２）に感応する第２の入力１１２とを有する。ある特定の実施形態では、入力１１２に提供される第２のバイアス電圧は、実質的に固定されていて、電流経路１２０および１３０を介して電流ミラーに提供される供給電圧１１８の変動とは無関係である。ある特定の例では、第２のバイアス電圧は、供給電圧１１８から単一トランジスタのドレイン−ソース間飽和電圧を減じた電圧などの、利用可能な電圧の範囲にセットされ得る。]
[0013] 第１の電流経路１２０内のトランジスタ１２２および１２４は、ノード１２５および接地１２８に結合されている電流源１２６から入力を受け取るように結合されている。第２の電流経路１３０内のトランジスタ１３２および１３４は、出力電圧および出力電流１３６を出力ノード１３５において提供するように結合されている。出力電流１３６は、第４のトランジスタ１３４の出力により提供される。電流ミラーの出力電圧は、第２のバイアス電圧により限定される。]
[0014] ある特定の実施形態では、第１のトランジスタ対（１２２および１３２）は供給電圧１１８に結合され、供給電圧１１８は第１のバイアス電圧１０４および第２のバイアス電圧１１２と異なる。従って、供給電圧１１８の変動は、バイアス電圧１０４および１１２の使用により回路１００の他の部分から絶縁される。
動作中、第３のトランジスタ１２４の出力は、第１のフィードバックループを確定するようにノード１２５を介して第１のオペアンプ１０２に入力として提供される。さらに、第１のトランジスタ１２２の出力は、第２のフィードバックループを確定するようにノード１２３を介して第２のオペアンプ１１０に入力として提供される。フィードバックループは、オペアンプ１０２および１１０が供給電圧１１８とは無関係に一定のバイアスを維持することを可能にする。]
[0015] ある特定の実施形態では、電流ミラーを確定するトランジスタの第１および第２のセットの中のトランジスタ１２２，１２４，１３２，１３４の各々は、図に示されているように、電界効果型トランジスタである。適切な電界効果型トランジスタの一例は金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）である。
図２に示されている他の１つの実施形態では、電流ミラー内の４つのトランジスタの各々はバイポーラトランジスタ型デバイスである。例えば、第１のトランジスタ２２２、第２のトランジスタ２２４、第３のトランジスタ２３２、および第４のトランジスタ２３４は、各々、図に示されているように、バイポーラ型デバイスである。図２に示されている回路装置２００の残りの部分は、図１に関して示されている素子と実質的に同様である。] 図１ 図２
[0016] 図３を参照すると、図１および図２に示されている回路装置などの回路装置を使用する方法が示されている。回路装置を使用する方法は、３０２で、トランジスタの第１のセットに結合されている第１のオペアンプの第１の入力において第１のバイアス電圧を受け取ることを含む。第１のオペアンプの例は、図１の第１のオペアンプ１０２あるいは図２の第１のオペアンプ２０２である。第１のバイアス電圧の例は、図１において入力１０４あるいは図２において入力２０４で提供される第１のバイアス電圧（Ｖｂｉａｓ１）である。この方法は、３０４で示されているように、トランジスタの第２のセットに結合されている第２のオペアンプの第１の入力において第２のバイアス電圧を受け取ることを含む。第２のオペアンプに提供される第２のバイアス電圧の例は、図１において第２のオペアンプ１１０に提供される第２のバイアス電圧（Ｖｂｉａｓ２）１１２あるいは図２において第２のオペアンプ２１０に提供される第２のバイアス電圧２１２である。] 図１ 図２ 図３
[0017] 方法は、電流源からトランジスタの第２のセットの中のトランジスタのうちの少なくとも１つに電流を提供することをさらに含む。適切な電流源の例は、図１に示されている電流源１２６あるいは図２に示されている電流源２２６である。トランジスタの第２のセットは、図１に示されているトランジスタ１２４および１３４あるいは図２に示されているトランジスタ２２４および２３４などの第２のトランジスタ対を含むことができる。
方法は、３０８において示されているように、第１のオペアンプの第１の出力を、第１のオペアンプの第２の入力で受け取られる第１のフィードバック信号に基づいて調整することをさらに含む。トランジスタの第２のセットに属するトランジスタのうちの第１のものは、第１のフィードバックループを確定するように第１のオペアンプの第２の入力に結合されている。例えば、図１に示されているように、第１のオペアンプ１０２の第１の出力は、ノード１２５に結合された第１のフィードバックループにより提供される第２の入力１０６で受け取られるフィードバック信号に基づいて調整され得る。] 図１ 図２
[0018] 方法は、３１０において、第２のオペアンプの第２の出力を、第２のオペアンプの第２の入力で受け取られる第２のフィードバック信号に基づいて調整することをさらに含む。トランジスタの第１のセットの中のトランジスタのうちの１つの出力は、第２のフィードバックループを確定するように第２のオペアンプに第２の入力として提供される。例えば、図１に示されているように、第２のオペアンプ１１０の第２の出力１１６は、ノード１２３を介して結合されたトランジスタ１２２に応答して提供される第２のフィードバックループを介して１１４で受け取られる入力に応答して調整され得る。] 図１
[0019] 方法は、３１２で示されているように、第１のオペアンプからの第１の出力をトランジスタの第１のセットに提供すると共に、第２のオペアンプの第２の出力を、結果としての出力電流を提供するために電流源からの電流を鏡映する電流ミラーのトランジスタの第２のセットに提供することをさらに含む。例えば、図１に示されているように、第１の電流経路１２０を通して提供される電流が鏡映されて、入力電流１２６と実質的に一致する出力電流１３６を駆動する第２の電流経路１３０のトランジスタの出力を介して実質的に等しい電流が提供されるように、第１のオペアンプ１０２からの第１の出力１０８は、トランジスタ１２２，１３２，１２４，１３４を含む電流ミラーに提供され得る。方法は、３１４で示されているように、電流ミラーの出力電流を高速アナログ回路に提供することをさらに含む。出力電流１３６あるいは出力電流２３６は、発振器あるいは他の同様のタイプのアナログ回路などの高速アナログ回路に提供され得る。さらに、出力電流１３６に関連する出力電圧を異なる電圧ドメインに提供することができ、その異なる電圧ドメインは、第２のオペアンプ１１０に提供される第２のバイアス電圧１１２により限定される電圧源を有する。このようにして、集積回路装置内の異なる電圧ドメインに、別々の絶縁されている電圧源が提供され得る。] 図１
[0020] ある特定の実施形態では、第２のバイアス電圧は、基準電圧回路により提供され得る固定された実質的に安定している電圧である。ある特定の実施形態では、図１の供給電圧１１８あるいは図２の供給電圧２１８などの供給電圧は、図１のトランジスタ１２２または１３２のドレイン−ソース間電圧などの、トランジスタの第１のセットの中のトランジスタのうちの１つのドレイン−ソース間電圧（Ｖｄｓ）の４倍にほぼ等しい。ある特定の実施形態では、供給電圧は１ボルト未満であり、ドレイン−ソース間電圧が約０．２ボルトである場合には０．８ボルトにほぼ等しい。] 図１ 図２
[0021] 図４を参照すると、図１および図２に示されている回路装置などの、カスコード電流ミラー回路を含むシステム４００の特定の例示的な実施形態が示されている。システム４００は、供給線４０８を介して２つ以上のオペアンプを含むカスコード電流ミラー回路４０２に提供される供給電圧源４１０を含む。ある特定の実施形態では、オペアンプを有する電流ミラー４０２は、図１または図２に関して示されたものなどの回路である。カスコード電流ミラー装置４０２は、電流源４１２に応答し、入力４１４で電流を受け取る。さらに、カスコード電流ミラー装置４０２は、基準電圧回路４０６から基準電圧４０４を受け取る。ある特定の実施形態では、基準電圧回路４０６は、実質的に安定している固定された電圧を提供するためのバンドギャップ型基準電圧回路であり得る。ある特定の実施形態では、基準電圧回路４０６は、カスコード電流ミラー装置４０２の２つのオペアンプに入力として第１のバイアス電圧および第２のバイアス電圧を提供する。カスコード電流ミラー装置４０２は、代表的な高速アナログ回路装置４１８に出力電流４１６および出力電圧を提供する。ある特定の実施形態では、高速アナログ回路装置４１８は発振器または類似の高周波数回路である。] 図１ 図２ 図４
[0022] 開示された回路およびシステムでは、改善された電流ミラーは、高い実効出力インピーダンスと、低い供給電圧と、出力電圧の速い揺れに対する高い不感性とを示すことができる。結果として生じる出力インピーダンスを改善すると共に供給電圧要件を低減するために電流ミラー装置のカスコード構成において上および下のトランジスタ対を調整するために２つのオペアンプループが使用される。さらに、第１のおよび第２の電流経路が図１および図２で示されたけれども、電流ミラーの複数の電流出力を提供するために付加的な並列電流経路が付加され得るということが理解されるべきである。さらに、入力電流源は、付加的なカスコードトランジスタを用いて実現され得る。この場合、電流ミラーの経路の各々に必要とされる最低電圧は０．８ボルトにほぼ等しく、単一のトランジスタのドレイン−ソース間飽和電圧の僅か４倍である。] 図１ 図２
[0023] さらに、開示された回路装置は、発振器などの高速アナログ回路および同様のアプリケーションに急速に順応し得る電流ミラーを有利に提供することができる。開示された回路装置では、電流ミラーの電流比は供給電圧とは実質的に無関係である。従って、開示された回路では、電流ミラー回路への供給電圧に対する出力電流の感度が低下している。このようなものとして、複数のオペアンプを有する開示された電流ミラー回路は、低電圧での高速アナログ回路装置の動作のための改良を提供する。]
[0024] 本願明細書に記載された実施形態の例示は、種々の実施形態の構造の一般的な理解を提供するように意図されている。この例示は、本願明細書に記載された構造および方法を利用する装置およびシステムの要素および特徴の全てについての完全な記述として役立つように意図されてはいない。ここでの開示を検討すれば、他の多くの実施形態が当業者にとって明白になるはずである。ここでの開示の範囲から逸脱することなく構造上のおよび論理上の置換および変更がなされ得るように、他の実施形態が利用され、またここでの開示から導出され得る。さらに、図面は単に説明的であって、同一スケールで描かれていないかもしれない。図面の中のある部分は誇張されているかもしれず、他の部分は縮小されているかもしれない。特定の実施形態が図に示されて本願明細書において記述されたけれども、同じ目的あるいは類似する目的を達成するように設計された爾後の装置が、示された特定の実施形態の代わりに用いられ得るということが理解されるべきである。ここでの開示は、種々の実施形態の任意のあらゆる爾後の改作および改変を包含するように意図されている。本願明細書を検討すれば、前述した実施形態と、本願明細書に特に記載されてはいない他の実施形態との組み合わせも当業者にとって明白になるはずである。従って、ここでの開示および図面は、限定的ではなくて説明的であると見なされるべきである。]
[0025] ここで開示されている要約書は、特許請求の範囲の範囲あるいは意味を解釈したり限定したりするためには使われないという了解のもとで提出されている。さらに、前述した発明を実施するための形態において、開示を合理化することを目的として、種々の特徴事項が単一の実施形態においてまとめられるかあるいは記述されているかもしれない。ここでの開示は、特許請求の範囲に記載された実施形態が各請求項で明示的に述べられているより多くの特徴事項を必要とするべきであるという意図を反映すると解されるべきではない。むしろ、添付されている特許請求の範囲が反映しているように、発明の主題は、開示された実施形態のうちのいずれかの特徴物の全ては含まないものに向けられ得る。従って、添付されている特許請求の範囲は発明を実施するための形態に組み込まれ、各請求項は、別々に特許請求の範囲に記載された主題を定義するものとして独立している。]
[0026] 前に開示された主題は限定的ではなくて例証的であると見なされるべきであり、添付されている特許請求の範囲は、本発明の真の精神および範囲に属する全ての改変形、強化形、および他の実施形態を含むように意図されている。従って、法により認められる限り、本発明の範囲は、添付されている特許請求の範囲およびそれらの同等物の最も広い許容される解釈によって決定されるべきであって、前述した詳細な説明によって限定あるいは制限されてはならない。]

权利要求:

請求項1
回路であって、トランジスタの第１のセットとトランジスタの第２のセットとを含む電流ミラーであって、トランジスタの前記第１のセットの中のトランジスタのうちの少なくとも１つとトランジスタの前記第２のセットの中のトランジスタのうちの少なくとも１つとがカスコード構成である電流ミラーと、トランジスタの前記第１のセットに結合された第１のオペアンプと、トランジスタの前記第２のセットに結合された第２のオペアンプと、を備える回路。
請求項2
請求項１記載の回路において、トランジスタの前記第１のセットは第１のトランジスタ対であり、トランジスタの前記第２のセットは第２のトランジスタ対であり、前記第２のトランジスタ対に属するトランジスタのうちの１つに結合された電流源をさらに備える回路。
請求項3
請求項２記載の回路において、前記第２のトランジスタ対に属するトランジスタのうちの第２のものは出力電流を駆動する出力を有する回路。
請求項4
請求項３記載の回路において、前記第１のオペアンプは第１のバイアス電圧の入力を有し、前記第２のオペアンプは第２のバイアス電圧の入力を有する回路。
請求項5
請求項４記載の回路において、前記電流ミラーの出力電圧は、前記第２のバイアス電圧により限定される回路。
請求項6
請求項２記載の回路において、前記第２のトランジスタ対の中のトランジスタのうちの１つの出力は、第１のフィードバックループを確定するように前記第１のオペアンプに入力として提供される回路。
請求項7
請求項６記載の回路において、前記第１のトランジスタ対の中のトランジスタのうちの１つの出力は、第２のフィードバックループを確定するように前記第２のオペアンプに入力として提供される回路。
請求項8
請求項２記載の回路において、前記第１のトランジスタ対は第１のトランジスタおよび第２のトランジスタを含み、前記第２のトランジスタ対は第３のトランジスタおよび第４のトランジスタを含む回路。
請求項9
請求項８記載の回路において、前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ、および前記第４のトランジスタは、それぞれ電界効果型トランジスタデバイスである回路。
請求項10
請求項８記載の回路において、前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ、および前記第４のトランジスタは、それぞれバイポーラトランジスタ型デバイスである回路。
請求項11
回路であって、第１のトランジスタ対と第２のトランジスタ対とを含む電流ミラーであって、前記第１のトランジスタ対が第１のトランジスタおよび第２のトランジスタを含み、前記第２のトランジスタ対がカスコードトランジスタを含む電流ミラーと、前記第１のトランジスタおよび前記第２のトランジスタの両方に結合された出力を有する第１のオペアンプと、を備える回路。
請求項12
請求項１１記載の回路において、前記第２のトランジスタ対の中の各トランジスタに結合された第２のオペアンプをさらに備える回路。
請求項13
請求項１１記載の回路において、前記第２のトランジスタ対に属する前記トランジスタのうちの１つに結合された電流源をさらに備え、前記電流源への入力は前記第１のオペアンプの入力に結合される回路。
請求項14
回路であって、トランジスタの第１のセットとトランジスタの第２のセットとを含む電流ミラーであって、トランジスタの前記第２のセットの中の少なくとも１つのトランジスタがカスコード構成に配置される電流ミラーと、トランジスタの前記第１のセットに結合された第１のオペアンプと、トランジスタの前記第２のセットに結合された第２のオペアンプと、トランジスタの前記第２のセットに属するトランジスタのうちの１つに結合された電流源と、を備え、前記第１のオペアンプは第１のバイアス電圧の第１の入力を有し、前記第２のオペアンプは第２のバイアス電圧の第１の入力を有し、トランジスタの前記第１のセットは供給電圧に結合され、前記第１のバイアス電圧は前記供給電圧とは異なり、トランジスタの前記第２のセットに属するトランジスタのうちの第１のものは、第１のフィードバックループを確定するように前記第１のオペアンプへの第２の入力に結合され、トランジスタの前記第１のセットの中のトランジスタのうちの１つの出力は、第２のフィードバックループを確定するように前記第２のオペアンプに第２の入力として提供され、トランジスタの前記第２のセットに属するトランジスタのうちの第２のものは、出力電流を駆動する出力を有する回路。
請求項15
請求項１４記載の回路において、トランジスタの前記第１のセットは第１のトランジスタおよび第２のトランジスタを含み、トランジスタの前記第２のセットは第３のトランジスタおよび第４のトランジスタを含み、前記第１のトランジスタ、前記第２のトランジスタ、前記第３のトランジスタ、および前記第４のトランジスタはそれぞれ電界効果型トランジスタデバイスである回路。
請求項16
請求項１４記載の回路において、前記出力電流は、前記供給電圧の変化に対して実質的に不感である回路。
請求項17
回路装置を使用する方法であって、トランジスタの第１のセットに結合された第１のオペアンプの第１の入力において第１のバイアス電圧を受け取るステップと、トランジスタの第２のセットに結合された第２のオペアンプの第１の入力において第２のバイアス電圧を受け取るステップであって、トランジスタの前記第１のセットとトランジスタの前記第２のセットとは電流ミラーを形成し、前記電流ミラーは供給電圧に結合される、前記第２のバイアス電圧を受け取るステップと、を含み、前記第１のバイアス電圧は、前記供給電圧とは異なり、トランジスタの前記第２のセットの中のトランジスタのうちの第１のものは、第１のフィードバックループを確定するように前記第１のオペアンプの第２の入力に結合され、トランジスタの前記第１のセットの中のトランジスタのうちの１つの出力は、第２のフィードバックループを確定するように前記第２のオペアンプに第２の入力として提供され、トランジスタの前記第２のセットに属するトランジスタのうちの第２のものは、前記電流ミラーの出力電流を駆動する出力を有する方法。
請求項18
請求項１７記載の方法において、前記出力電流は、前記供給電圧の変化とは実質的に無関係である方法。
請求項19
請求項１７記載の方法において、トランジスタの前記第２のセットの中のトランジスタのうちの少なくとも１つに電流源から電流を提供するステップをさらに含む方法。
請求項20
請求項１７記載の方法において、前記第２のバイアス電圧は、固定される方法。
請求項21
請求項１７記載の方法において、前記供給電圧は、トランジスタの前記第１のセットの中のトランジスタのうちの１つのドレイン−ソース間電圧の４倍にほぼ等しい方法。
請求項22
請求項２１記載の方法において、前記供給電圧は、１ボルト未満である方法。
請求項23
請求項１７記載の方法において、前記電流ミラーの前記出力電流を高速アナログ回路に提供するステップをさらに含む方法。
請求項24
請求項２３記載の方法において、前記高速アナログ回路は、発振器である方法。
請求項25
請求項１７記載の方法において、前記出力における出力電圧は、異なる電圧ドメインに提供される方法。